Перейти до вмісту
Подати заявку

Ця вакансія є на кількох порталах
RESQUANT sp. z o.o.

FPGA Design Engineer

RESQUANT sp. z o.o. Усі вакансії
Łódź
Діє до 16 жов 2026
3 дні тому

Коротко

FPGA Design Engineer in Łódź. Responsibilities include RTL design for crypto algorithms, micro-architecture definition, synthesis, and integration. Requires Bachelor's/Master's degree, 5-8+ years of FPGA experience, VHDL/Verilog/SystemVerilog proficiency, ASIC design knowledge, and timing analysis. Benefits: remote work, flexible hours.

Ключові слова

FPGA RTL Design VHDL Verilog SystemVerilog ASIC Design Timing Analysis Cryptography RISC-V

Стислий виклад підготовано ШІ на основі даних оголошення.

Ми зібрали цю вакансію з іншого порталу й маємо лише основні дані.
Опубліковано 2026-09-16
Джерело

Hexjobs App

Інструменти, налаштовані під цю вакансію.